【Lattice:FPGA】 iCE40 UltraPlus FPGAファミリ デバイス情報のまとめ
・iCE40 UltraPlus FPGAファミリ 紹介資料 デバイスの特徴、プロダクトテーブル、採用事例などのまとめです。 採用のご検討にあたっては本資料をご参照ください。 添付ファイル:Lattice_iCE40UltraPlus_Overview_v1.0.pdf ... 詳細表示
【TEDサポートウェブ】会員様限定FAQを閲覧いただくにはログインが必要です。
会員様限定FAQを閲覧いただくには、ログインが必要となります。 東京エレクトロン デバイスあるいは当社のパートナー商社様とお取引のあるお客様、もしくは、新たにお取引を希望されるお客様を対象にしております。 既にユーザーアカウントをお持ちの場合、こちらよりログインを行ってください。 ... 詳細表示
【Lattice:FPGA】 ECP5 FPGAファミリ デバイス情報のまとめ
・ECP5 FPGAファミリ 紹介資料 デバイスの特徴、プロダクトテーブル、採用事例などのまとめです。 採用のご検討にあたっては本資料をご参照ください。 添付ファイル:Lattice_ECP5_Overview_v1.0.pdf ・メーカーホームページ ... 詳細表示
【Lattice:設計ツール】配置配線後に「VCCIOとGNDに流せる電流値は"n*8mA"まで」とのワーニングが発生するが、どうすれば良いか?
VCCIOとGNDペアの配置はラティスの各デバイスの製品ページから対象デバイスのピン配置 (Pinout)表のCSVファイルを入手して確認してください。基本的な考え方としてはVCCIOx (xはバンク番号)から次のVCCIOxの間が一つのペアとお考え下さい。 この間には1本以上のGNDピンが... 詳細表示
ラティスセミコンダクターのFPGAおよびCPLDでは、未使用ピンには自動で 内部プルダウン処理されるため、外部処理は必要ありません。 下記、ラティスセミコンダクターのアンサーデータベースもご参照ください。 Do the unused I/O pins need to be groun... 詳細表示
【Lattice FPGA】JTAGピンを専用ピンとして使用する場合、JTAGENBピンはどのように処理すれば良いでしょうか。
JTAGENBピンはOpenとしてください。 【注意事項】 Diamond Spreadsheet ViewのGlobal Preferencesタブで"JTAG_PORT = ENABLE"(デフォルト) となっていることをご確認ください。 この場合JTAGENBピンはコンフィグレーション後にユー... 詳細表示
【Lattice FPGA】NexusシリーズのFPGAに接続されているコンフィグレーション用SPI FlashををUSBダウンロードケーブル HW-USBN-2Bを使用して...
次の手順をお試しください。 1.クロック周波数を下げてみてお試しください。(デフォルトの0から最大30まで変更) 2.Grobal PreferenceのCONFIG_IOSLEWをデフォルトのMidiumからHighに変更しビットストリーム を再生成してお試しください。 3.ボード電... 詳細表示
【Lattice:設計ツール】 Lattice Propel 情報のまとめ
・Lattice Propelとは? RISC-Vをコアとしたプロセッサシステムの構築環境です。 プロセッサ、ペリフェラルのハードウェア開発環境Lattice Propel Builder、 ソフトウェア開発環境 Lattice Propel SDK から構成されております。 ... 詳細表示
【TEDサポートウェブ】ヘルプデスク(お問い合わせ)を利用いただくにはログインが必要です。
ヘルプデスク(お問い合わせ)を利用いただくには、ログインが必要となります。 東京エレクトロン デバイスあるいは当社のパートナー商社様とお取引のあるお客様、もしくは、新たにお取引を希望されるお客様を対象にしております。 製品の技術的な質問についてお受けしており、価格・お見積もり・納期... 詳細表示
【Lattice 設計ツール】テストベンチの作成を簡単に行う方法は?
Diamond上で、Hierarchy Viewから、該当ブロックを右クリック→Verilog/VHDL Test Fixture Templateを実行します。 実行後、File List ViewのInput Filesのリストの最後に追加されますので、ダブルクリックして開き、入力信号などの 追記... 詳細表示
95件中 71 - 80 件を表示